Colecciones

Diseño y maquetación de ASIC

Diseño y maquetación de ASIC

ASIC, el circuito integrado de aplicación específica puede ser muy costoso de producir. Como resultado, es necesario asegurar que el proceso de diseño y desarrollo de ASIC se lleve a cabo de manera lógica y controlada.

Cada etapa del proceso de diseño y desarrollo de ASIC debe monitorearse cuidadosamente y deben tomarse precauciones para garantizar que el diseño final de ASIC cumpla con los requisitos y funcione satisfactoriamente en aplicaciones del mundo real.


Etapas de diseño y desarrollo de ASIC

Hay varias etapas en un circuito integrado de aplicación específica, diseño ASIC. Cada uno debe realizarse correctamente porque los errores posteriores en el proceso se vuelven progresivamente más costosos de corregir. Idealmente, el proceso de desarrollo debería incorporar todas las etapas requeridas, y cada una debería completarse satisfactoriamente antes de pasar a la siguiente. A menudo, se utiliza una empresa especializada externa para proporcionar el servicio de diseño ASIC. En consecuencia, es necesario asegurarse de que la interfaz con el servicio de diseño ASIC o la empresa sea completamente funcional. Una forma de hacerlo es asegurarse de que el proceso de diseño de ASIC sea correcto.

Captura de requisitos De la misma manera que capturar los requisitos es una parte esencial del diseño de cualquier sistema, lo mismo ocurre con un diseño ASIC. Es esencial que se capturen todos los requisitos para que el diseño se pueda establecer correctamente. Los cambios en los requisitos en una etapa posterior darán como resultado cambios de diseño cuya implementación costará una cantidad significativa.

Modelado En esta etapa del desarrollo de ASIC, es necesario modelar la funcionalidad de alto nivel del diseño de ASIC para garantizar que se haya adoptado el enfoque correcto. Este modelado se realiza normalmente en software, a menudo en C o en un lenguaje similar. En algunas circunstancias, es posible importar el diagrama de bloques del circuito a la herramienta de diseño para permitir que se lleve a cabo el modelado ASIC.

Un área muy importante del modelado ASIC en esta etapa es garantizar que los elementos de truncamiento y redondeo se incorporen correctamente. Cualquier desajuste puede crear grandes problemas más adelante en el diseño que pueden ser difíciles de localizar y corregir.

Selección de paquetes ASIC La elección del paquete para el ASIC se rige por una serie de factores. Obviamente, el número de conexiones necesarias tiene una gran influencia, pero también lo hace la disipación de calor anticipada. Los niveles más altos de disipación de calor requerirán un paquete que pueda transferir el calor del silicio de manera muy efectiva. Además de esto, también tendrá un impacto el proceso de fabricación previsto para el circuito en el que se incorporará el ASIC. Finalmente, el proveedor del silicio ASIC afectará la elección del paquete. Los diferentes proveedores de ASIC ofrecerán diferentes paquetes. En consecuencia, la elección final será un equilibrio entre todos los requisitos.

Los paquetes disponibles para ASIC se pueden elegir entre varios paquetes familiares que se utilizan para circuitos integrados a gran escala e incluyen:

  • Paquete plano cuádruple (QFP) - aunque alguna vez fueron populares y proporcionan un alto nivel de conectividad, estos paquetes no son robustos y se dañan fácilmente. Los pines se doblan fácilmente antes de soldarlos en la placa de destino y, como resultado, se requiere un manejo muy cuidadoso.
  • Matriz de rejilla de bolas (BGA) - Esta es a menudo la solución preferida ahora, ya que los BGA son robustos y se pueden manejar en la mayoría de los procesos de fabricación SMT.

Captura de diseño ASIC La captura del diseño para el ASIC se puede lograr de varias formas. Uno de los métodos más obvios es capturar el diseño ASIC de un esquema. Este método ha sido reemplazado y los diseños normalmente se diseñan utilizando herramientas de diseño que capturan las operaciones matemáticas requeridas y las convierten en la representación de circuitos requerida. Hay una serie de herramientas que pueden realizar esto, incluidas las herramientas de diseño VHDL y Verilog. Estas herramientas pueden controlar el diseño tanto en el nivel alto como bajo del diseño. Esto permite el control del diseño ASIC hasta el registro por registro o incluso el nivel de bit a bit.


Diseño ASIC

El diseño ASIC es una etapa importante en el desarrollo. El nivel de personalización del diseño ASIC dependerá del tipo de ASIC que se utilice, pero para diseños totalmente personalizados, el diseño ASIC es mucho más flexible que para las otras versiones en las que puede que no sea posible determinar elementos grandes del diseño.

El diseño de ASIC implicará muchos factores, desde la proximidad más conveniente de ciertas secciones del circuito y los tiempos de tránsito, hasta la cantidad de interconexiones que deben realizarse entre diferentes áreas. El diseño ASIC normalmente se lleva a cabo bajo el control de una computadora, pero, no obstante, es posible imponer restricciones al diseño ASIC para garantizar que se cumplan ciertos parámetros eléctricos.

Simulación ASIC y comparación con modelado Una vez que se ha capturado el diseño del ASIC, es necesario asegurarse de que el diseño cumplirá con sus requisitos y funcionará correctamente. Se llevan a cabo más simulaciones para lograr esto. El diseño de ASIC se compara con el modelo de software generado previamente. Se encuentra que muchos de los errores descubiertos en el circuito integrado final son errores funcionales que a menudo se pueden encontrar en estas etapas si el modelado es una representación realista del objetivo o la funcionalidad ASIC requerida. Además, una verificación cuidadosa de la sincronización es esencial, especialmente para diseños ASIC personalizados completos. Esto debe realizarse en un poco más del rango de temperatura especificado, el rango de entrada de la fuente de alimentación y la variación prevista del proceso.

Verificación formal Esta área del ciclo de vida del diseño ASIC se ha vuelto cada vez más importante en los últimos años. Con la creciente complejidad de los diseños de ASIC, se ha vuelto más importante realizar una verificación formal para garantizar que el diseño sea correcto. Aspectos que incluyen comprobaciones para garantizar que todas las variables dentro del modelo de software estén correctamente definidas, así como comprobar aspectos como la desviación del reloj y la metaestabilidad entre diferentes áreas sincronizadas del diseño ASIC. La metaestabilidad es un problema que ocurre cuando los datos cambian en el mismo instante que el reloj. Es la probabilidad frente al tiempo de que los datos de salida no se establezcan en el estado requerido si los datos de entrada y el reloj cambian al mismo tiempo.

Técnicas de prueba ASIC Una vez fabricado, es necesario poder probar el dispositivo ASIC. Normalmente se consideran tres técnicas para su uso. El primero es el escaneo de límites, JTAG, IEEE1149.1. Usando esta técnica es posible verificar las áreas de entrada / salida, y también los circuitos internos dentro del dispositivo. Sin embargo, el escaneo de límites es una técnica en serie y es demasiado lento para verificar gran parte de un dispositivo complejo.

La segunda técnica utiliza lo que se denomina cadenas de exploración. Esta técnica utiliza los registros existentes del ASIC, pero cada uno incorpora un multiplexor entre la entrada de escaneo y la entrada normal. Se pueden configurar varias cadenas, cada una con dos entradas y una cadena de salida. Los vectores de prueba se generan para las entradas y, con ellos, es posible analizar la salida y detectar cualquier error. Las secuencias de entrada de la cadena de exploración automatizada se pueden generar y optimizar para probar toda la lógica entre los registros para verificar si hay nodos que puedan estar atascados en un estado particular, es decir, 1 o 0.

Para acelerar el proceso de prueba de ASIC, se pueden implementar una serie de cadenas, lo que permite realizar pruebas en paralelo.

Además, se puede utilizar BIST (autoprueba integrada). Esto es particularmente útil en situaciones como la prueba de chips que incorporan elementos como SRAM que tardan mucho en comprobarse. A menudo, los proveedores venden lo que se denomina "vectores enlatados" para la prueba de tales elementos. Ya que son muy rentables en términos de área de silicio y tiempo de prueba. La técnica y el alcance de estos vectores a menudo pueden influir en la elección del proveedor.

Prueba física de prototipos de ASIC Cuando los prototipos físicos de ASIC de silicio están disponibles, es necesario realizar una prueba completa, incluida una prueba con el ASIC en el circuito de destino. No solo es necesario comprobar su funcionamiento, sino que además se realizan comprobaciones de la dispersión del proceso para dar una indicación del rendimiento probable en la producción. El objetivo es una extensión estrecha que no esté cerca de los bordes del límite de aprobación y falla.

Es posible que se encuentren algunos problemas en esta etapa. Para investigar los problemas se pueden utilizar varias técnicas. El escaneo de límites es una herramienta poderosa, y también se pueden realizar verificaciones alrededor de la interfaz con los circuitos externos. Una técnica que se utilizó con éxito fue sondear directamente en el propio silicio ASIC. Normalmente, esto no es posible ahora en vista de los tamaños de características muy pequeños que son comunes en la actualidad.

Otra técnica consiste en investigar los síntomas y luego generar una hipótesis que luego se puede contrastar con la simulación del ASIC. Esto permite simular el problema correcto y luego corregirlo.

Revisiones del ciclo de vida y entrega a la fabricación Al igual que con cualquier interfaz entre departamentos o diferentes áreas de un equipo de desarrollo, es necesario garantizar que las interfaces funcionen satisfactoriamente y que toda la información requerida se transmita con precisión. Esto es particularmente cierto en la interfaz con el proveedor de silicio, ya que forman una empresa diferente y tendrán diferentes procesos mediante los cuales trabajar. Para lograr esto, la transferencia de información hacia y desde el servicio de diseño ASIC normalmente se realiza de manera formal, y los proveedores de silicio a menudo esperarán ver muchos elementos, incluidos los resultados de verificación para el diseño ASIC, como parte de esto.


Resumen

Si el proceso de diseño de ASIC se lleva a cabo con cuidado, es posible obtener grandes beneficios en términos de reducción del costo unitario y, a menudo, mejoras en el rendimiento. Sin embargo, si se introducen errores en el proceso, los costos de desarrollo pueden aumentar a medida que se requieren más iteraciones del proceso de diseño y desarrollo de ASIC. En consecuencia, es necesario tener cuidado para garantizar que el desarrollo de ASIC se realice con éxito.

Ver el vídeo: Tutorial InDesign básico: Maquetación. Video tutorial 1 (Octubre 2020).