Colecciones

Lenguaje de descripción de escaneo de límites, BSDL

Lenguaje de descripción de escaneo de límites, BSDL

El escaneo de límites es ahora una tecnología de prueba bien establecida. El escaneo de límites ha estado en uso desde principios de la década de 1990 cuando el Grupo de Acción de Prueba Conjunta (JTAG) ideó una solución para probar las muchas placas nuevas que se estaban desarrollando y fabricando donde había poco acceso para las pruebas. Con el escaneo de límites establecido, un paso más fue desarrollar un lenguaje estándar que pudiera usarse en la creación de pruebas de escaneo de límites. Con esto, se creó el lenguaje de desarrollo de escaneo de límites.

El lenguaje de descripción de escaneo de límites, BSDL, ha sido diseñado como el lenguaje de programación estándar para dispositivos de escaneo de límites que cumplen con IEEE 1149.1-1990, y la intención de que sea utilizado por desarrolladores de pruebas de escaneo de límites, fabricantes de dispositivos, diseñadores de ASIC, fabricantes de ATE y cualquiera que utilice escaneo de límites. El objetivo es que BSDL promueva la coherencia en toda la industria electrónica. Además, permitirá la especificación de cualquier función de escaneo de límites en un dispositivo de una manera más útil y consistente.

Introducción de BSDL

El lenguaje de descripción de exploración de límites surgió del desarrollo de la filosofía de prueba de exploración de límites. El estándar inicial IEE 1149.1 que describe el escaneo de límites fue aprobado y publicado en 1990 y, como resultado, el uso de técnicas de escaneo de límites comenzó a crecer. La siguiente revisión del estándar ocurrió en 1993, pero en 1994 ocurrió otra revisión, y esta incorporó el Lenguaje de Descripción de Escaneo de Límites.

¿Qué es BSDL?

El lenguaje de descripción de escaneo de límites permite a los usuarios proporcionar una descripción de la forma en que el escaneo de límites se aplica a diferentes dispositivos. Como cada usuario tenderá a aplicar el estándar de escaneo de límites de una manera ligeramente diferente, es necesario expresar las pruebas de una manera comprensible, específica y utilizable.

BSDL se escribe dentro de un subconjunto de VHDL. VHDL o VHSIC Hardware redescripción Language, se utiliza comúnmente como lenguaje de entrada de diseño para FPGA y ASIC en la automatización del diseño electrónico de circuitos digitales y, como tal, es ideal para trabajar con escaneo de límites porque el diseño de muchos chips se realiza utilizando este lenguaje. Sin embargo, BSDL es un "subconjunto y una práctica estándar" de VHDL, es decir, el alcance de VHDL está limitado para esta aplicación.

Durante el diseño de BSDL hubo dos criterios principales para el lenguaje:

  • debería ser fácil de usar
  • debe ser analizable por una computadora de una manera simple e inequívoca

BDSL permite descripciones precisas y útiles de las características de un dispositivo que utiliza escaneo de límites. El lenguaje puede ser utilizado por las herramientas de escaneo de límites para hacer uso de las funciones del dispositivo para permitir la generación de programas de prueba, el diagnóstico de fallas y su uso en cualquier análisis de probabilidad.

Aunque el lenguaje de descripción de escaneo de límites, BSDL, no es un lenguaje que pueda ser demandado para descripciones de hardware, sino un lenguaje que se puede usar para definir las características de transporte de datos del dispositivo, es decir, cómo captura, cambia y actualiza los datos. A continuación, se utiliza para definir la capacidad de prueba.

El archivo BSDL incluye los siguientes datos:

  • Declaración de entidad: La declaración de entidad es una construcción VHDL que se utiliza para identificar el nombre del dispositivo que se describe en el archivo BSDL.
  • Parámetro genérico: El parámetro genérico es la sección del archivo BSDL que especifica qué paquete se describe.
  • Descripción del puerto lógico: Esta descripción enumera todas las conexiones del dispositivo. Define sus atributos básicos, es decir, si la conexión es una entrada (en bit;), salida (bit de salida;), bidireccional (bit de entrada-salida;) o si no está disponible para escaneo de límites (bit de enlace;).
  • Asignación de pines del paquete: El Mapeo de pines del paquete se utiliza para determinar las conexiones internas dentro de un circuito integrado. Detalla cómo se conectan las almohadillas del dispositivo a los pines externos.
  • Utilice declaraciones: Esta declaración se utiliza para llamar a los paquetes VHDL que contienen los datos a los que se hace referencia en el archivo BSDL.
  • Identificación del puerto de escaneo: La identificación del puerto de escaneo identifica los pines particulares que se utilizan para la implementación de escaneo de límites / JTAG. Estos incluyen: TDI, TDO, TMS, TCK y TRST (si se usa).
  • Descripción TAP: Esta entidad proporciona información adicional sobre el escaneo de límites o la lógica JTAG para el dispositivo. Los datos incluidos comprenden: la longitud del registro de instrucciones, los códigos de operación de instrucción, el código de identificación del dispositivo, etc.
  • Descripción del registro de límites: Esta descripción proporciona la estructura de las celdas de exploración de límites en el dispositivo. Cada pin de un dispositivo puede tener hasta tres celdas de escaneo de límites, y cada celda consta de un registro y un pestillo.

El lenguaje de descripción de escaneo de límites, BSDL, se usa ampliamente dentro de la comunidad de escaneo de límites de JTAG para permitir que se defina información consistente, precisa y útil para un dispositivo habilitado para escaneo de límites. De esta manera, el chip puede incorporarse a un diseño y aprovechar sus capacidades al máximo de la manera más eficiente.

Ver el vídeo: Ejemplos de límites de funciones de varias variables por definición (Octubre 2020).