Diverso

Interfaz JTAG, puerto de acceso de prueba TAP

Interfaz JTAG, puerto de acceso de prueba TAP

Para poder utilizar el escaneo de límites, el sistema JTAG es necesario poder comunicarse correctamente con cualquier placa que esté configurada para usar JTAG. La interfaz JTAG tiene varias líneas que se utilizan y, juntas, se conocen colectivamente como el puerto de acceso de prueba, TAP. Este puerto JTAG se utiliza para el control JTAG, así como para proporcionar conexiones mediante las cuales los datos en serie pueden entrar y salir de la placa.

En algunos elementos del equipo electrónico puede haber un conector o interfaz JTAG específico en el que se puede conectar un probador JTAG. Este enfoque es particularmente útil para cualquier prueba de campo que sea necesaria, ya que se puede acceder al elemento bajo prueba sin la necesidad de desmontar por completo la unidad.

Para la mayoría de las unidades no hay un conector JTAG específico. En cambio, las conexiones a la interfaz JTAG se enrutan a través del conector principal al conjunto. Estas conexiones no siempre se utilizarían para la operación principal de la unidad, a menos que se requiera la prueba JTAG como parte de la Autoprueba integrada, BIST, donde el controlador JTAG está ubicado externamente a esta placa o conjunto.

Señales de interfaz JTAG

Hay un máximo de cinco líneas que se pueden usar para una interfaz JTAG, aunque una de ellas es opcional y, por lo tanto, puede que no siempre esté presente. Este puede ser el caso cuando el diseño se queda corto en los pines de un conector y se puede sacrificar el opcional.

Las señales que se pueden utilizar se dan a continuación:

  • TCK - Reloj de prueba: El pin del reloj de prueba en la interfaz JTAG es la señal de reloj que se utiliza para garantizar la sincronización del sistema de escaneo de límites. El reloj de prueba se utiliza para cargar los datos del modo de prueba desde el pin TMS y los datos de prueba en el pin TDI en el borde ascendente. En el borde descendente, el reloj de prueba emite los datos de prueba en el pin TDO. Es importante que la línea de reloj tenga una terminación adecuada para evitar reflejos que puedan dar lugar a una falsa activación y un funcionamiento incorrecto de la interfaz JTAG.
  • TDI - Entrada de datos de prueba: El pin TDI en la interfaz JTAG o el conector JTAG es la conexión a la que se pasa el flujo de datos de las instrucciones de prueba. Recibe datos de entrada en serie que se alimentan a los registros de datos de prueba o al registro de instrucciones, dependiendo del estado del controlador TAP. La línea TDI tiene un pull-up interno y, por lo tanto, la entrada es alta sin entrada.
  • TDO - Salida de datos de prueba: Este pin dentro de la interfaz JTAG proporciona datos de los registros de escaneo de límites, es decir, los datos de prueba se desplazan en este pin. Entrega datos en serie que provienen de los registros de datos de prueba o del registro de instrucciones, dependiendo del estado del controlador TAP. Los datos aplicados al pin TDI aparecerán en el pin TDO, pero pueden ser desplazados por varios ciclos de reloj, dependiendo de la longitud del registro interno. El pin TDO tiene alta impedancia.
  • TMS - Selección del modo de prueba: Esta entrada en la interfaz JTAG también se sincroniza en el borde ascendente de TCK y determina el estado del controlador TAP. Controla el funcionamiento de la lógica de prueba, recibiendo los datos entrantes. El valor en la entrada en el flanco ascendente del reloj controla el movimiento a través de los estados del controlador TAP. La línea TMS tiene un pull-up interno y, por lo tanto, la entrada es alta sin entrada.
  • TRST - Prueba de reinicio: Este es un pin de reinicio de prueba bajo activo opcional en la interfaz JTAG. Permite la inicialización asíncrona del controlador TAP sin afectar la lógica de otro dispositivo o sistema. La señal TRST suele ser asíncrona, pero no siempre depende tanto del dispositivo en particular en cuestión.

    Si una conexión TRST no está disponible, entonces la lógica de prueba se puede restablecer usando TCK y TMS de manera síncrona. Tenga en cuenta que restablecer la lógica de prueba no implica restablecer otros circuitos: generalmente hay operaciones JTAG específicas del procesador que pueden restablecer todo o parte del dispositivo que se está probando.

Como se vio anteriormente, las conexiones JTAG se implementan en la placa mediante dispositivos de conexión en cadena que residen en el bus JTAG, es decir, uno al siguiente y así sucesivamente en serie. El pin TDO de un dispositivo se conecta al pin TDI del siguiente dispositivo. En algunos casos, puede haber más de un conector JTAG.

Conector JTAG

La interfaz JTAG es generalmente una parte integral de cualquier conjunto electrónico. Si bien algunos elementos del equipo pueden proporcionar un puerto JTAG específico para pruebas de campo, este no es siempre el caso. En estos casos, es posible que se pueda acceder a la interfaz JTAG a través del conector del conjunto principal para el que se utilizan algunos pines dedicados para las pruebas de exploración de límites de JTAG. Los pines que componen la interfaz JTAG no se utilizarían en circunstancias operativas normales.

Además de las conexiones JTAG estandarizadas definidas anteriormente, la interfaz JTAG también puede expandirse para proporcionar funcionalidad adicional para la depuración. Muchos fabricantes de chips tienen sus propias conexiones adicionales patentadas que funcionan junto con las señales JTAG básicas para proporcionar un grado considerable de funcionalidad adicional.

Estas líneas adicionales son generalmente específicas del proveedor, aunque un nuevo estándar conocido como IJTAG definido en IEEE 1687 proporciona estandarización a las líneas y funciones adicionales.

Leer más sobre IJTAG IEEE 1687

Tipos de conectores

No existe un estándar para el tipo de conector que debe utilizarse para la conexión JTAG. Los diferentes proveedores utilizan diferentes tipos de conectores JTAG, a menudo en forma de encabezados. También se pueden usar diferentes tipos entre el desarrollo y la producción y, en algunos casos, se pueden incorporar múltiples encabezados para permitir el soporte de diferentes herramientas. En algunas placas de producción, se pueden utilizar puntos de prueba o conexiones dentro de conectores existentes.

Hay algunos puntos comunes que se tabulan a continuación:


ParámetroDetalles
Paso de conexiónEspaciado de clavijas de 0,1 pulg. (2,54 mm) u ocasionalmente conector de borde.
Conector mecánicoSe recomienda un cabezal cubierto para evitar una inserción incorrecta.
Inmunidad al ruidoBuena práctica para conectar a tierra todos los demás pines.

Al conectarse a la interfaz JTAG, se debe tener cuidado de mantener los cables y los enlaces internos de la PCB lo más cortos posible para preservar la integridad y la sincronización de la señal.

Ver el vídeo: Basics of JTAG. boundary scan; Webinar W1 - Part 4 (Octubre 2020).